Logos2 系列 FPGA 时钟资源(Clock)用户指南

(UG040004, Version 1.0)

(2020.11.20)

深圳市紫光同创电子有限公司

版权所有侵权必究

文档版本修订记录

版本号	发布日期	修订记录
V0.1	2019.12.30	初始版本
V0.2	2020.3.30	1. 调整“水平时钟的连接”章节图 12 中，对 PPLL 的输入数目由 14 减少到 13。 2. 调整“MRCKB 的连接”章节图 20 中，减少对 PLL 时钟的支持。增加说明 PG2L100H 的 MRCKB 不支持 HSST 输入源。 3. 调整 GPLL 和 PPLL 中 APB 端口列表说明。针对 APB 复位信号和 APB 使能信号的说明发生变动。 4. “GPLL 使用说明”章节 6.8 修改对 GPLL 相位调整的使用说明。GPLL 相位调整支持静态调整和动态配置（通过 APB 接口配置或 DPS 接口配置）。 5. “PPLL 使用说明”章节 6.7 修改 PPLL 相位调整描述，GPLL 相位调整支持静态调整和动态配置（通过 APB 接口）。
V1.0	2020.11.20	1. 更新第二章第（一）节关于全局时钟、区域时钟、IO 时钟来源的说明。 2. 添加图 38、图 39 的横坐标标示。 3. 更新图 12 总线的表示方式。 4. 更新图 18 的 IOCKB 的输出信号。 5. 更新图 20 的 MRCKMUX 的输出信号。 6. 更新第二章第（一）节 MRCKB 时钟来源说明，去掉图 20 MRCKB 输入来源 HSST。 7. “GPLL 使用说明”章节 3 添加备注软件对 GPLL 输出默认插入 BUFG 说明。 8.“GPLL 使用说明”章节 6.2GPLL 复位时间从 5ns 修改为 10ns。 9. “PPLL 使用说明”章节 3 添加备注软件对 PPLL 输出默认插入 BUFG 说明。 10. “PPLL 使用说明”章节 6.2PPLL 复位时间从 5ns 修改为 10ns。 11. 修改图 2/6 全局时钟连接示意图，全局时钟只能通过 HCKB 再到逻辑。 12. 将第二章 APB 配置接口分为 3 个小节描述，5.2 小节新增对寄存器详细功能描述，5.3 小节新增配置约束条件描述。 13. 去掉图 1/2/6/27/45 中 GPLL/PPLL 的坐标。 14. 修改表 16、图 26/37/38/39 与 PG2T390H 保持对齐。 15. 去掉图 42/43/56/57/58 中 GP2L100H 标识。 16. 修改 GPLL6.8 相位调整说明，与 PG2T390H 保持对齐。 17. 按照统一要求修改文本格式。

名词术语解释

Abbreviations 缩略语	Full Spelling 英文全拼	Chinese Explanation 中文解释
USCM	User Select Clock Mux	全局时钟缓冲器
SRB	Signal Relay Block	信号互联模块
GCLK	Global Clock	全局时钟
RCLK	Regional Clock	区域时钟
HCLK	Horizontal Clock	水平时钟
HCKB	Horizontal Clock Buffer	水平时钟缓冲器
RCKB	Regional Clock Buffer	区域时钟缓冲器
MRCKB	MIT-Region Clock Buffer	跨时钟区域的时钟缓冲器
GMCLK	Global Multiplex Clock	全局时钟管脚
GSCLK	Global Single Clock	全局时钟管脚

目录

一、 总体介绍 1
（一） 时钟资源 1
（二） CLOCK REGION 3
二、 详细介绍 4
（一） 时钟连接 4
1. 时钟管脚的连接 4
2. 全局时钟的连接 5
3. 水平时钟的连接 9
4. 区域时钟的连接 10
5. IO 时钟的连接 11
6. MRCKB 的连接 13
7. PLL 输入时钟的连接 16
（二） GPLL 使用说明 17
1. GPLL 概述 17
2. GTP_GPLL 顶层框图 19
3. GTP_GPLL 端口列表 19
4. GTP_GPLL 参数列表 20
5. GTP_GPLL APB 配置接口 22
6. GTP_GPLL 功能说明 29
7. GTP_GPLL 应用模式 36
（三） PPLL 使用说明 38
1. PPLL 概述 38
2. GTP_PPLL 顶层框图 40
3. GTP_PPLL 端口列表 40
4. GTP_PPLL 参数列表 41
5. GTP_PPLL APB 接口配置 43
6. GTP_PPLL 功能说明 47
7. GTP_PPLL 应用模式 51
免责声明 55

图目录

图 1 PG2L100H 时钟资源图 1
图 2 PG2L100H 时钟架构图 2
图 3 时钟区域(Clock Region)结构示意图 3
图 4 时钟管脚位置示意图 4
图 5 时钟管脚连接示意图 5
图 6 全局时钟的连接示意图 6
图 7 GTP_CLKBUFGCE 模式时序示意图 1 7
图 8 GTP_CLKBUFGCE 模式时序示意图 2 7
图 9 CLKBUFGMUX 模式时序示意图（TRIGGER_MODE="NORMAL"） 8
图 10 CLKBUFGMUX 模式时序示意图（TRIGGER_MODE=" NEGEDGE"） 9
图 11 CLKBUFGMUX 模式时序示意图（TRIGGER_MODE=" POSEDGE"） 9
图 12 水平时钟输入时钟源连接示意图 9
图 13 GTP_CLKBUFX 输入输出时序图 10
图 14 区域时钟资源与作用域示意图 10
图 15 区域时钟输入时钟源连接示意图 11
图 16 GTP_CLKBUFR 输入输出时序图 11
图 17 IO CLK 时钟资源示意图 12
图 18 IO 时钟输入时钟源连接示意图 12
图 19 GTP_IOCLKBUF 输入输出时序图 13
图 20 MRCKB 的连接关系示意图 13
图 21 GTP_CLKBUFM 输入输出时序图 14
图 22 GTP_CLKBUFMCE 上升沿同步使能输入输出时序图 15
图 23 GTP_CLKBUFMCE 下降沿同步使能输入输出时序图 15
图 24 GTP_CLKBUFMCE 异步使能模式 0 输入输出时序图 15
图 25 GTP_CLKBUFMCE 异步使能模式 1 输入输出时序图 15
图 26 PLL 的时钟连接示意图 16
图 27 GPLL 资源示意图（Top View） 17
图 28 GPLL 系统框图 18
图 29 GTP_GPLL 系统框图 19
图 30 GTP_GPLL_APB 接口读写时序 23
图 31 GTP_GPLL 参考时钟源 29

图 32 GTP_GPLL 复位时序 29
图 33 GTP_GPLL 关电时序 29
图 34 GTP_GPLL 外部反馈示意图 30
图 35 GTP_GPLL 输出频率路径示意图 30
图 36 GTP_GPLL 相位调整_静态配置 33
图 37 GTP_GPLL 动态相移模式接口时序 34
图 38 GPLL 中心扩频示意图 35
图 39 GPLL 向下扩频示意图 35
图 40 GTP_GPLL OUTPUT Divider 输出级联 35
图 41 GTP_GPLL 输出时钟 GATE 时序图 36
图 42 GPLL 内部反馈模式示意图 36
图 43 GPLL 源同步模式示意图 37
图 44 GPLL 零延迟模式示意图 38
图 45 PPLL 资源示意图 39
图 46 PPLL 系统系统框图 39
图 47 GTP_PPLL 框图 40
图 48 GTP_PPLL_APB 接口读写时序 43
图 49 GTP_PPLL 参考时钟源 47
图 50 GTP_PPLL 复位时序 47
图 51 GTP_PPLL 关电时序 47
图 52 GTP_PPLL 外部反馈示意图 48
图 53 GTP_PPLL 输出频率编程示意图 48
图 54 GTP_PPLL 相位调整_静态配置 50
图 55 GTP_PPLL 输出时钟 GATE 时序图 51
图 56 PPLL 内部反馈模式示意图 52
图 57 PPLL 源同步模式示意图 53
图 58 PPLL 零延迟模式示意图 54

表目录

表 1 GTP_CLKBUFGCE 端口描述 7
表 2 GTP_CLKBUFGMUX 端口描述 8
表 3 GTP_CLKBUFGMUX 参数描述 8
表 4 GTP_IOCLKBUF 端口描述 13
表 5 GTP_CLKBUFMCE 端口描述 14
表 6 GTP_CLKBUFMCE 参数描述 14
表 7 GTP_CLKBUFMCE 模式描述 14
表 8 GTP_GPLL 端口描述 19
表 9 GTP_GPLL 参数描述 20
表 10 GTP_GPLL_APB 端口描述 23
表 11 GTP_GPLL APB 接口寄存器描述 23
表 12 分数分频参数配置列表 26
表 13 GPLL BANDWIDTH Register 参数列表 27
表 14 工作频率范围 28
表 15 反馈时钟选择 30
表 16 输出频率编程参数说明 30
表 17 输出时钟相位关系 33
表 18 动态相移端口说明 34
表 19 GTP_PPLL 端口列表 40
表 20 GTP_PPLL 参数列表 41
表 21 GTP_PPLL_APB 接口端口列表 43
表 22 GTP_PPLL_APB 接口寄存器列表 44
表 23 PPLL BANDWIDTH Register 参数列表 45
表 24 工作频率范围 46
表 25 反馈时钟选择列表 48
表 26 PPLL 输出频率编程参数说明 48
表 27 输出时钟相位关系 50

一、 总体介绍

（一） 时钟资源




图 1 PG2L100H 时钟资源图

Logos2 系列产品提供了丰富的片上时钟资源，其中 PG2L100H 时钟资源如图 1 所示，包括：32 个 GLOBAL CLK，整个器件被分成上半、下半两个部分，每个部分有各自独立的 16 个 GLOBAL CLK 网络。基于 Region 的 REGIONAL CLK，整个器件被分割成多个 Region，每个 Region 有 4 个 REGIONAL CLK 网络。专用于高速接口应用的 IO CLK，器件左侧（Top View）有四个 IO CLK 网络，器件右侧（Top View）有两个 IO CLK 网络。另外还有为水平相邻时钟区域提供的 HORIZONTAL CLK 时钟资

源以及为垂直相邻时钟区域提供的跨时钟区域时钟资源。

PG2L100H 提供了 6 个 PPLL 和 6 个 GPLL，以满足用户关于频率变化和相位调整的需求。其中 GPLL 相比 PPLL 提供更多的分频和功能，PPLL 则可以为 DDR 等提供时钟。

芯片整体时钟资源如下所示：

- PG2L100H 芯片有 32 个 GLOBAL CLOCK，芯片上下部分各有 16 个 GLOBAL CLOCK。
- PG2L100H 芯片有 24 个 REGION CLOCK，除了 HSST 所在的两个 REGION 外，其余每个 REGION 有 4 个 REGION CLOCK。
- PG2L100H 芯片有 96 个 HORIZONTAL CLOCK，每个 REGION 里有 12 个 HORIZONTAL CLOCK。
- PG2L100H 芯片有 24 个 IO CLOCK，每个 IO BANK 有 4 个 IO CLOCK。




图 2 PG2L100H 时钟架构图

图 2 给出了 PG2L100H 时钟架构，由 USCM 纵向驱动的 GLOBAL CLOCK 为全芯片提供同步逻辑单元的同步时钟，其中 16 个 USCM 位于芯片上半区，另外 16 个 USCM 位于芯片下半区。从上图可以看出：

- 通过 USCM 为芯片全局提供全局同步时钟。
- 通过 HCKB 为水平相邻的两个时钟区域提供同步时钟。
- 通过时钟输入管脚 GSCLK 驱动 RCKB 来为一个时钟区域提供时钟。

- 通过时钟输入管脚 GMCLK 驱动 MRCKB 来为当前时钟区域相邻的上下时钟区域提供时钟。
- 通过 IOCKB 为 IOL 提供时钟。

（二） CLOCK REGION




图 3 时钟区域(Clock Region)结构示意图

Logos2 系列产品的内部逻辑资源按 Region 分布，每个 Region 由一定数量的 CLMA、CLMS、DRM、IO 及 APM 列等组成，其纵向高度约为 50 个 CLMA 或 CLMS 与 1 个 IO LOGIC 的高度，横向宽度则根据芯片逻辑容量不同而不同，PG2L100H 由 8 个 Region 组成，如图 3 所示。

二、 详细介绍

（一） 时钟连接

时钟连接章节将介绍 Logos2 系列 FPGA 中的时钟资源，以及这些时钟资源与 IO 时钟端口，全局、区域、水平、多区域等时钟缓冲器之间的关系。供用户在使用时参考。

1. 时钟管脚的连接

Logos2 系列产品提供具有时钟功能的 IO 管脚 GSCLK/GMCLK，每个 BANK 有两对 GMCLK 和两对 GSCLK 供用户使用。建议用户时钟输入优先选择这些时钟管脚，使用这些管脚可以避免普通布线资源带来的干扰，从而得到更好的时钟性能。这些时钟输入管脚不作为时钟输入时，可作为普通 IO 使用。

时钟 IO 管脚 GSCLK/GMCLK 支持差分或单端使用。当应用于差分信号，需要使用 GSCLK_P/GSCLK_N 或 GMCLK_P/GMCLK_N 差分对端口。当应用于单端信号，则需要使用 GSCLK_P 或 GMCLK_P 单端端口，此时 GSCLK_N/GMCLK_N 不再作为时钟端口使用，只能作为普通 IO 应用，芯片时钟 IO 管脚位置示意图如下。




图 4 时钟管脚位置示意图

用户需要注意的是 GSCLK 与 GMCLK 时钟输入管脚在使用上是有区别的。体现在 GMCLK 可以通过 MRCKB 作为驱动垂直相邻时钟区域的同步时钟，GSCLK 则不能。如图 5 所示给出一个 BankL4 的时钟 IO 管脚的连接关系示意。




图 5 时钟管脚连接示意图

2. 全局时钟的连接

USCM 作为全局时钟的驱动器，为时钟区域内的同步逻辑单元提供全局时钟 GCLK。全局时钟来源于 GSCLK_P、GMCLK_P、PPLL、GPLL、HSST、HCKB、RCKB、SRB 等的时钟。其中，来自 PLL 的全局时钟源包括：PPLL 的 CLKFBOUT、CLKFBOUTN、CLKOUT0~4、CLKOUT0N；GPLL 的 CLKFBOUT、CLKFBOUTN、CLKOUT0N~3N、CLKOUT0~6。

USCM 的连接关系如图 6 红圈所示。




图 6 全局时钟的连接示意图

全局时钟的时钟源（GMCLK/GSCLK,GPLL/PPLL,HCKB,RCKB,SRB 等）分布在 8 个时钟区域。每个时钟区域最多可同时提供 14 个时钟源上全局时钟。用户在使用全局时钟时需要考虑到这一点，合理布局时钟源的位置。另外的每个时钟区域至多有 12 个全局时钟驱动逻辑。

USCM 为 GLOBAL CLK 提供了时钟门控和时钟选择的功能，它支持 CLKBUFG，CLKBUFGCE 以及 CLKBUFGMUX 三种模式。

CLKBUFG 提供了简单的时钟 Buffer 功能，通常由软件自动插入。CLKBUFGCE 属于带时钟门控功能的时钟 BUFFER，它的使用通过直接在 RTL 中例化 GTP 来实现。CLKBUFGMUX 可实现在两个时钟源之间的动态切换，也需要通过在代码中例化 GTP 来实现。

首先介绍例化带使能端的 GTP_BUFGCE 时钟缓冲器例化：

```
GTP_CLKBUFGCE
#(
    .DEFAULT_VALUE (1'b0)     //1'b0; 1'b1
) I_GTP_CLKBUFGCE (
    .CLKIN      (CLKIN      ),
    .CE         (CE         ),
    .CLKOUT     (CLKOUT )
);
```

表 1 GTP_CLKBUFGCE 端口描述

端口信号	输入/输出	说明
DEFAULT_VALUE	参数	0/1；CE不使能时CLKOUT的状态
CLKIN	输入	输入时钟
CE	输入	时钟使能，高有效使能
CLKOUT	输出	输出时钟

GTP_CLKBUFGCE 时序图如下所示：

当参数 DEFAULT_VALUE=1，




图 7 GTP_CLKBUFGCE 模式时序示意图 1

当参数 DEFAULT_VALUE=0，




图 8 GTP_CLKBUFGCE 模式时序示意图 2

其次还可以例化带时钟选择功能的 GTP_CLKBUFGMUX 单元，GTP_CLKBUFGMUX 可实现在两个时钟源之间的动态切换，用户可以根据需要选择强制切换（对应 TRIGGER_MODE="NORMAL"）；由时钟下降沿触发的 glitchless 切换（对应 TRIGGER_MODE=" NEGEDGE "）；以及由时钟上升沿触发的 glitchless 切换（对应 TRIGGER_MODE=" POSEDGE "）。

用户在使用 TRIGGER_MODE="NORMAL"切换输入时钟时会引入 glitch，切换后需对相关逻辑复位，以实现预期功能。

CLKBUFGMUX 的使用通过直接在 RTL 中例化对应的 GTP 来实现，以 Verilog 例化为例：

```
GTP_CLKBUFGMUX
#(
    .TRIGGER_MODE    (“NEGEDGE ”),     // "NEGEDGE", "POSEDGE"
    .SIM_DEVICE          (“LOGOS2”    )
)I_CLKBUFGMUX(
```

```
    .CLKIN0     (CLKIN0     ),
    .CLKIN1     (CLKIN1     ),
    .SEL        (SEL        ),
    .CLKOUT     (CLKOUT     )
);
```

表 2 GTP_CLKBUFGMUX 端口描述

端口信号	输入/输出	说明
CLKIN0	输入	输入时钟0
CLKIN1	输入	输入时钟1
SEL	输入	时钟选择信号，0选择CLK0；1选择CLK1；
CLKOUT	输出	输出时钟

表 3 GTP_CLKBUFGMUX 参数描述

参数名称	参数类型	有效值	默认值	功能描述
TRIGGER_MODE	<string>	“NORMAL”“NEGEDGE”“POSEDGE”	“NORMAL”	（1）“NORMAL”：此模式下，自由切换输入时钟（CLKIN0和CLKIN1），不提供GLITCHLESS功能 （2）“NEGEDGE”：此模式下，自由切换输入时钟（CLKIN0和CLKIN1），提供GLITCHLESS功能，由时钟下降沿触发。 （3）“POSEDGE”：此模式下，自由切换输入时钟（CLKIN0和CLKIN1），提供GLITCHLESS功能，由时钟上升沿触发。
SIM_DEVICE	string	“TITAN” “LOGOS” “COMPACT” “LOGOS2”	“TITAN”	仿真模型器件识别 “TITAN”：在上升沿或者下降沿触发时，时钟打2拍就切换 “LOGOS” “COMPACT” “LOGOS2”：在上升沿或者下降沿触发时，时钟打4拍才切换

GTP_CLKBUFGMUX 时序图如下所示，当分别在 TRIGGER_MODE=" NEGEDGE" 和 TRIGGER_MODE=" POSEDGE"模式下进行时钟切换时，其电平分别保持当前值到下一个时钟下降沿和上升沿。




图 9 CLKBUFGMUX 模式时序示意图（TRIGGER_MODE="NORMAL"）




图 10 CLKBUFGMUX 模式时序示意图（TRIGGER_MODE=" NEGEDGE"）




图 11 CLKBUFGMUX 模式时序示意图（TRIGGER_MODE=" POSEDGE"）

3. 水平时钟的连接

HCKB 是时钟区域内的全局时钟水平缓冲器，负责驱动水平时钟网络。每个 REGION 内都有 12 个 HCKB。

HCKB 的时钟输入源来自水平方向的两个 REGION 内的时钟，包括 GSCLK、GMCLK、PPLL 输出时钟、GPLL 输出时钟、SRB、HSST 输出时钟、USCM 输出时钟（全局时钟）等，HCKB 提供同步动态使能或异步动态使能的功能。




图 12 水平时钟输入时钟源连接示意图

HCKB 的输出时钟驱动 PLL、HSST、SRB、IOL，如图 12 给出水平时钟缓冲器（HCKB）在两个时钟区域的连接示意图。

HCKB 的使用由用户例化 GTP_CLKBUFX 插入,该 CLKBUFX 无参数。以 Verilog 为例：

```
GTP_CLKBUFX    GTP_CLKBUFX_INST
                (
                .CLKIN          (CLKIN          ),
                .CLKOUT         (CLKOUT         )
```

);

GTP_CLKBUFX 输入输出时序说明：输出时钟CLKOUT恒等于输入时钟CLKIN。




图 13 GTP_CLKBUFX 输入输出时序图

4. 区域时钟的连接

REGIONAL CLK 基于 Region 分布,每个 Region 有 4 个 REGIONAL CLK 网络。区域时钟主要为单个 REGION 的逻辑单元提供同步时钟，由 RCKB 驱动。

如图 14 给出芯片区域时钟缓冲器 RCKB 作用域示意。




图 14 区域时钟资源与作用域示意图

如图 15 所示，RCKB 的输入源来自所在 REGION 内的时钟，包括：所在 REGION 的 GSCLK 和 GMCLK；所在 REGION 的 PPLL 与 GPLL 输出 CLKOUT0~3；垂直相邻两个 BANK 的 GMCLK(通过 MRCKB)；SRB。




图 15 区域时钟输入时钟源连接示意图

RCKB 的使用由用户例化 GTP_CLKBUFR 插入,该 CLKBUFR 无参数。以 Verilog 为例：

```
GTP_CLKBUFR     GTP_CLKBUFR_INST
                (
                .CLKIN          (CLKIN          ),
                .CLKOUT         (CLKOUT         )
                );
```

GTP_CLKBUFR 输入输出时序说明：输出时钟CLKOUT恒等于输入时钟CLKIN。




图 16 GTP_CLKBUFR 输入输出时序图

5. IO 时钟的连接

IO CLK 为 Logos2 系列产品的 IO 提供了高速时钟，常用于高速接口逻辑，由 IOCKB 驱动。和 GCLK/RCLK 相比，IO CLK 具有频率高，延迟时间短，skew 小等特点。

PG2L100H 在每个 clock region 有四个 IOCKB 驱动 IO CLK 时钟线，如图 17 所示。




图 17 IO CLK 时钟资源示意图

如图 18 所示，GPLL 与 PPLL 的输出时钟 CLKOUT0~3 经过 IOCKB 为 BANK 内的 IOL 提供高质量的高速时钟。




图 18 IO 时钟输入时钟源连接示意图

IOCKB 的使用由用户例化 GTP_IOCLKBUF 插入。以 Verilog 为例：

```
GTP_IOCLKBUF
#(
    .GATE_EN    ("FALSE"        )    //Logos2 系列只支持参数“FALSE”
) GTP_IOCLKBUF_INST
```

```
(
    .CLKIN      (CLKIN      ),
    .DI         (DI         ),
    .CLKOUT     (CLKOUT     )
);
```

表 4 GTP_IOCLKBUF 端口描述

端口信号	输入/输出	说明
GATE_EN	参数	参数有效值"FALSE"；
CLKIN	输入	寄存器输入时钟
DI	输入	寄存器输入数据
CLKOUT	输出	寄存器输出时钟

当GATE_EN=FALSE，输入输出时序如图 19所示。




图 19 GTP_IOCLKBUF 输入输出时序图

6. MRCKB 的连接

MRCKB 主要提供时钟的跨时钟区域连接。如图 20 所示，MRCKB 的 输入源有 GMCLK，SRB。

MRCKB 的输出可以作为本区域和垂直相邻区域的区域时钟和 IO 时钟 buffer 的输入时钟源。




图 20 MRCKB 的连接关系示意图

MRCKB 的支持由用户例化 GTP_CLKBUFM 或 GTP_CLKBUFMCE 插入,以 Verilog 为例，当用户例化 GTP_CLKBUFM 插入 MRCKB 时，如下：

```
GTP_CLKBUFM    GTP_CLKBUFM_INST
                (
```

```
.CLKIN          (CLKIN          ),
.CLKOUT         (CLKOUT         )
);
```

GTP_CLKBUFM 输入输出时序说明：输出时钟CLKOUT恒等于输入时钟CLKIN。




图 21 GTP_CLKBUFM 输入输出时序图

当用户例化带有使能端的GTP_CLKBUFMCE时插入MRCKB时，以verilog为例。

```
GTP_CLKBUFMCE #(
    . CE_TYPE           (“SYNC”       ),
    . TRIGGER_MODE      (“POSEDGE”),
    . CE_INV            (“FALSE”      )
    ) GTP_CLKBUFMCE_INST
    (
    .CLKIN              (CLKIN          ),
    .CE                 (CE             ),
    .CLKOUT             (CLKOUT         )
    );
```

表 5 GTP_CLKBUFMCE 端口描述

端口名称	输入输出	功能描述
CLKIN	输入	输入时钟信号
CE	输入	时钟使能端
CLKOUT	输出	输出时钟信号

表 6 GTP_CLKBUFMCE 参数描述

参数名称	参数类型	有效值	默认值	功能描述
CE_TYPE	<string>	“SYNC” or “ASYNC”	“SYNC”	CE_TYPE= “SYNC”，支持同步使能。 CE_TYPE= “ASYNC”，支持异步使能。
TRIGGER_MODE	<string>	“POSEDGE” or “NEGEDGE”	“POSEDGE”	TRIGGER_MODE = “POSEDGE”，支持时钟输出初始值等于 1’b1，上升沿触发。 TRIGGER_MODE =“NEGEDGE”，支持时钟输出初始值等于 1’b0，下降沿触发。
CE_INV	<string>	“TRUE” or “FALSE”	“FALSE”	EN_INV= “FALSE”，默认 CE 高电平有效。 EN_INV=“TRUE”，默认 CE 低电平有效。

表 7 GTP_CLKBUFMCE 模式描述

CE_TYPE	TRIGGER_MODE	CE_INV	功能
“SYNC”	“POSEDGE”	“FALSE”	上升沿同步使能模式
“SYNC”	“NEGEDGE”	“FALSE”	下降沿同步使能模式

“ASYNC”	“NEGEDGE”	“FALSE”	异步使能模式 0
“ASYNC”	“POSEDGE”	“FALSE”	异步使能模式 1

GTP_CLKBUFMCE不同工作模式输入输出时序说明:




图 22 GTP_CLKBUFMCE 上升沿同步使能输入输出时序图

当配置为上升沿触发同步使能时，输出时钟由输入时钟的上升沿触发，当使能无效时输出时钟保持高电平。




图 23 GTP_CLKBUFMCE 下降沿同步使能输入输出时序图

当配置为下降沿触发同步使能时，输出时钟由输入时钟的下降沿触发，当使能无效时输出时钟保持低电平。




图 24 GTP_CLKBUFMCE 异步使能模式 0 输入输出时序图

当配置为异步使能模式0，使能失效时输出时钟输出低电平，功能时序图如上图所示。




图 25 GTP_CLKBUFMCE 异步使能模式 1 输入输出时序图

当配置为异步使能模式1，使能失效时输出时钟输出高电平，功能时序图如上图所示。

7. PLL 输入时钟的连接

Logos2 PLL（GPLL&PPLL）的输入时钟支持同一 BANK 内的 GMCLK、GSCLK、RCLK、水平时钟 HCKB 或 SRB。如下图 26BankL3 所示 GPLL 和 PPLL 时钟源连接。




图 26 PLL 的时钟连接示意图

通过 PLL 的时钟主干路或时钟树（RCKB、HCKB），PPLL、GPLL 的 OUT0~3 可作为其他 PLL 里的 PPLL、GPLL 的输入时钟，进而完成 PLL 的级联。

（二） GPLL 使用说明

1. GPLL 概述




图 27 GPLL 资源示意图（Top View）

PGL2G100H 内部有 6 个 GPLL，每个时钟区域都有一个 GPLL，具体见图 27 红圈所示。GPLL 主要有以下特性：时钟频率综合、降低时钟 SKEW、相位调整、扩频输出、时钟级联、输出时钟门控、APB 动态重配等。

GTP_GPLL 系统框图如图 28 所示。




图 28 GPLL 系统框图

在使用中通过调用 GTP_GPLL 的实例配置使用，对于不用的输出端口可以配置输出关断来降低功耗，下面介绍 GTP_GPLL 的应用。

2. GTP_GPLL 顶层框图




图 29 GTP_GPLL 系统框图

3. GTP_GPLL 端口列表

表 8 GTP_GPLL 端口描述

Port	I/O	功能描述
CLKOUT0	O	PLL 第 0 路正相输出时钟；
CLKOUT0N	O	PLL 第 0 路反相输出时钟；
CLKOUT1	O	PLL 第 1 路正相输出时钟；
CLKOUT1N	O	PLL 第 1 路反相输出时钟；
CLKOUT2	O	PLL 第 2 路正相输出时钟；
CLKOUT2N	O	PLL 第 2 路反相输出时钟；
CLKOUT3	O	PLL 第 3 路正相输出时钟；
CLKOUT3N	O	PLL 第 3 路反相输出时钟；
CLKOUT4	O	PLL 第 4 路输出时钟；
CLKOUT5	O	PLL 第 5 路输出时钟；

CLKOUT6	O	PLL 第 6 路输出时钟；
CLKOUTF	O	PLL 反馈正相输出时钟；
CLKOUTFN	O	PLL 反馈反相输出时钟；
LOCK	O	PLL 频率锁定指示信号，为异步信号； 信号拉高时，指示 PLL 反馈时钟信号已锁定到输入时钟信号；
DPS_DONE	O	动态插值相移调整指示信号；
APB_RDATA[15:0]	O	PLL APB 接口数据总线数据输出；
APB_READY	O	PLL APB 接口数据总线握手信号；表示一个正常的总线周期结束；
CLKIN1	I	PLL 参考输入时钟 1；
CLKIN2	I	PLL 参考输入时钟 2；
CLKFB	I	PLL 反馈时钟；
CLKIN_SEL	I	输入时钟选择信号；
DPS_CLK	I	动态插值相移调整时钟；
DPS_EN	I	动态插值相移调整使能；高电平有效；
DPS_DIR	I	选择动态插值相移调整方向；1’b0：滞后，1’b1：超前；
PLL_PWD	I	PLL Power Down；高电平有效；
RST	I	PLL 复位信号，高电平有效；
CLKOUT0_SYN	I	CLKOUT0/N 输出时钟使能控制；高电平有效；高电平关闭，低电平使能；
CLKOUT1_SYN	I	CLKOUT1/N 输出时钟使能控制；高电平有效；高电平关闭，低电平使能；
CLKOUT2_SYN	I	CLKOUT2/N 输出时钟使能控制；高电平有效；高电平关闭，低电平使能；
CLKOUT3_SYN	I	CLKOUT3/N 输出时钟使能控制；高电平有效；高电平关闭，低电平使能；
CLKOUT4_SYN	I	CLKOUT4 输出时钟使能控制；高电平有效；高电平关闭，低电平使能；
CLKOUT5_SYN	I	CLKOUT5 输出时钟使能控制；高电平有效；高电平关闭，低电平使能；
CLKOUT6_SYN	I	CLKOUT6 输出时钟使能控制；高电平有效；高电平关闭，低电平使能；
CLKOUTF_SYN	I	CLKOUTF/N 输出时钟使能控制；高电平有效；高电平关闭，低电平使能；
APB_CLK	I	PLL APB 接口数据总线时钟；
APB_RST_N	I	PLL APB 接口数据总线异步复位信号，低电平有效；
APB_ADDR	I	PLL APB 接口数据总线地址；
APB_SEL	I	PLL APB 接口数据总线选择信号，选择从设备；
APB_EN	I	PLL APB 接口数据总线使能信号；
APB_WRITE	I	PLL APB 接口数据总线写使能信号；1’b0：读操作，1’b1：写操作；
APB_WDATA[15:0]	I	PLL APB 接口数据总线数据输入；

Note：

软件流程上对 GPLL 输出插入 BUFG，优先上全局时钟网络，如果想改变时钟网络，可以通过 PAP_CLOCK_ASSIGN 属性进行设置，详细使用方式参考《User_Constraint_Editor_User_Guide》。

4. GTP_GPLL 参数列表

表 9 GTP_GPLL 参数描述

参数名称	参数类型	有效值	默认值	功能描述
CLKIN_FREQ	real	10~800	50.0	输入时钟频率配置，MHz；
LOCK_MODE	binary	1’b0,1’b1	1’b0	PLL 频率检测模式配置； 1’b0：实时监测 PLL 工作状态； 1’b1：PLL 锁定后 LOCK 一直保持，除非复位或 Power Down；

STATIC_RATIOI	interger	1-80	1	输入 divider ratio 静态配置；
STATIC_RATIOM	interger	1-128	1	反馈 M divider ratio 静态配置；
STATIC_RATIO0	real	1-128 or 2.000~128.000， step 0.125	1.0	输出 divider0 ratio 静态配置； 整数分频模式，支持 1~128； 分数分频模式，支持 2.000~128.000；
STATIC_RATIO1	interger	1-128	1	输出 divider1 ratio 静态配置；
STATIC_RATIO2	interger	1-128	1	输出 divider2 ratio 静态配置；
STATIC_RATIO3	interger	1-128	1	输出 divider3 ratio 静态配置；
STATIC_RATIO4	interger	1-128	1	输出 divider4 ratio 静态配置；
STATIC_RATIO5	interger	1-128	1	输出 divider5 ratio 静态配置；
STATIC_RATIO6	interger	1-128	1	输出 divider6 ratio 静态配置；
STATIC_RATIOF	real	1-128 or 2.000~128.000 step 0.125	1.0	反馈 F divider ratio 静态配置； 整数分频模式，支持 1~128； 分数分频模式，支持 2.000~128.000；
STATIC_DUTY0	interger	2~255	2	输出 divider0 duty 静态配置；
STATIC_DUTY1	interger	2~255	2	输出 divider1 duty 静态配置；
STATIC_DUTY2	interger	2~255	2	输出 divider2 duty 静态配置；
STATIC_DUTY3	interger	2~255	2	输出 divider3 duty 静态配置；
STATIC_DUTY4	interger	2~255	2	输出 divider4 duty 静态配置；
STATIC_DUTY5	interger	2~255	2	输出 divider5 duty 静态配置；
STATIC_DUTY6	interger	2~255	2	输出 divider6 duty 静态配置；
STATIC_DUTYF	interger	2~255	2	反馈 F divider duty 静态配置；
STATIC_PHASE	interger	0-63	0	插值相移 phase 静态配置；
STATIC_PHASE0	interger	0-7	0	输出 divider0 fine phase 静态配置；
STATIC_PHASE1	interger	0-7	0	输出 divider1 fine phase 静态配置；
STATIC_PHASE2	interger	0-7	0	输出 divider2 fine phase 静态配置；
STATIC_PHASE3	interger	0-7	0	输出 divider3 fine phase 静态配置；
STATIC_PHASE4	interger	0-7	0	输出 divider4 fine phase 静态配置；
STATIC_PHASE5	interger	0-7	0	输出 divider5 fine phase 静态配置；
STATIC_PHASE6	interger	0-7	0	输出 divider6 fine phase 静态配置；
STATIC_PHASEF	interger	0-7	0	反馈 F divider fine phase 静态配置；
STATIC_CPHASE0	interger	0-127	0	输出 divider0 coarse phase 静态配置；
STATIC_CPHASE1	interger	0-127	0	输出 divider1 coarse phase 静态配置；
STATIC_CPHASE2	interger	0-127	0	输出 divider2 coarse phase 静态配置；
STATIC_CPHASE3	interger	0-127	0	输出 divider3 coarse phase 静态配置；
STATIC_CPHASE4	interger	0-127	0	输出 divider4 coarse phase 静态配置；
STATIC_CPHASE5	interger	0-127	0	输出 divider5 coarse phase 静态配置；
STATIC_CPHASE6	interger	0-127	0	输出 divider6 coarse phase 静态配置；
STATIC_CPHASEF	interger	0-127	0	反馈 F divider coarse phase 静态配置；
CLK_DPS0_EN	string	“FALSE”,“TRUE”	“FALSE”	输出 divider0 插值相移使能；
CLK_DPS1_EN	string	“FALSE”,“TRUE”	“FALSE”	输出 divider1 插值相移使能；
CLK_DPS2_EN	string	“FALSE”,“TRUE”	“FALSE”	输出 divider2 插值相移使能；
CLK_DPS3_EN	string	“FALSE”,“TRUE”	“FALSE”	输出 divider3 插值相移使能；
CLK_DPS4_EN	string	“FALSE”,“TRUE”	“FALSE”	输出 divider4 插值相移使能；
CLK_DPS5_EN	string	“FALSE”,“TRUE”	“FALSE”	输出 divider5 插值相移使能；

CLK_DPS6_EN	string	“FALSE”,“TRUE”	“FALSE”	输出 divider6 插值相移使能；
CLK_DPSF_EN	string	“FALSE”,“TRUE”	“FALSE”	反馈 F divider 插值相移使能；
CLK_CAS5_EN	string	“FALSE”,“TRUE”	“FALSE”	输出 divider5 时钟级联使能；
CLKOUT0_SYN_EN	string	“FALSE”,“TRUE”	“FALSE”	CLKOUT0_SYN 信号使能配置；
CLKOUT1_SYN_EN	string	“FALSE”,“TRUE”	“FALSE”	CLKOUT1_SYN 信号使能配置；
CLKOUT2_SYN_EN	string	“FALSE”,“TRUE”	“FALSE”	CLKOUT2_SYN 信号使能配置；
CLKOUT3_SYN_EN	string	“FALSE”,“TRUE”	“FALSE”	CLKOUT3_SYN 信号使能配置；
CLKOUT4_SYN_EN	string	“FALSE”,“TRUE”	“FALSE”	CLKOUT4_SYN 信号使能配置；
CLKOUT5_SYN_EN	string	“FALSE”,“TRUE”	“FALSE”	CLKOUT5_SYN 信号使能配置；
CLKOUT6_SYN_EN	string	“FALSE”,“TRUE”	“FALSE”	CLKOUT6_SYN 信号使能配置；
CLKOUTF_SYN_EN	string	“FALSE”,“TRUE”	“FALSE”	CLKOUTF_SYN 信号使能配置；
SSC_MODE	string	“DOWN_LOW”, “DOWN_HIGH”, “CENTER_LOW”, “CENTER_HIGH”, “DISABLE”	“DISABLE”	SSC 模式配置；
SSC_FREQ	real	25~250	50.0	SSC 调制频率配置，KHz；
INTERNAL_FB	string	“CLKOUT0”, “CLKOUT1”, “CLKOUT2”, “CLKOUT3”, “CLKOUT4”, “CLKOUT5”, “CLKOUT6”, “CLKOUTF”, “DISABLE”	“CLKOUTF”	内部反馈路径选择；
EXTERNAL_FB	string	“CLKOUT0”, “CLKOUT1” “CLKOUT2”, “CLKOUT3”, “CLKOUT4”, “CLKOUT5” “CLKOUT6”, “CLKOUTF”, “DISABLE”	“DISABLE”	外部反馈路径选择；
BANDWIDTH	string	“LOW”,“HIGH” “OPTIMIZED”	“OPTIMIZED”	带宽选择配置；

Note:

（1）参数 CLK_DPS5_EN 和参数 CLK_CAS5_EN 不能同时配置为“TRUE”；
（2）参数 INTERNAL_FB 和参数 EXTERNAL_FB 不能同时配置为“DISABLE”；

5. GTP_GPLL APB 配置接口

5.1 配置接口

用户逻辑通过 APB 接口对 GTP_GPLL 工作参数进行动态地改变。APB 接口读写寄存器时序如下图 30 所示。




图 30 GTP_GPLL_APB 接口读写时序

表 10 GTP_GPLL_APB 端口描述

序号	端口名称	I/O	描述
1	APB_CLK	I	时钟，上升沿采样；
2	APB_RST_N	I	异步复位，低有效；只复位 Data Bus（不复位寄存器）；
3	APB_ADDR[4:0]	I	地址总线；
4	APB_SEL	I	选择，表示从设备被选择；
5	APB_EN	I	使能，总线使能信号；
6	APB_WRITE	I	方向，0：读，1：写；
7	APB_WDATA[15:0]	I	数据总线输入；
8	APB_RDATA[15:0]	O	数据总线输出；
9	APB_READY	O	标志信号，高有效；

通过 APB 接口写内部寄存器的系统应用要求：

（1）APB 改写内部寄存器后，需要复位 PLL，保证其正常工作；.

（2）T_{RST} 最小脉冲宽度 10ns；

5.2 配置寄存器

表 11 GTP_GPLL APB 接口寄存器描述

APB_ADDR[4:0]	Bit	寄存器	描述
0	[15:8]	REG_ODIV0_RATIO[7:0]	ODIV0 Register1：分频比设置；
	[7:0]	REG_ODIV0_DUTY[7:0]	ODIV0 Register1：占空比设置；
1	[15:13]	REG_ODIV0_FRACDIV_RATIO[2:0]	ODIV0 Register2：分数分频的分数设置，范围；
	[12:10]	REG_ODIV0_FRACDIV_PSOFFSET[2:0]	ODIV0 Register2：分数分频下降沿相位设置；
	[9:7]	REG_ODIV0_FPHASE[2:0]	ODIV0 Register2：相位细调设置；
	[6:0]	REG_ODIV0_CPHASE[6:0]	ODIV0 Register2：相位粗调设置；
2	[15:6]	RESERVED	ODIV0 Register3
	[5:4]	REG_ODIV0_ADJUST[1:0]	ODIV0 Register3：分数分频时序调整设置；
	[3]	REG_ODIV0_FRACDIV_EN	ODIV0 Register3：分数分频使能；
	[2:1]	REG_ODIV0_DPSORCAS_SEL[1:0]	ODIV0 Register3：输入时钟选择；
	[0]	REG_ODIV0_MUXSEL_EN	ODIV0 Register3：输入时钟 MUX 使能；

3	[15:8]	REG_ODIV1_RATIO[7:0]	ODIV1 Register1：分频比设置；
	[7:0]	REG_ODIV1_DUTY[7:0]	ODIV1 Register1：占空比设置；
4	[15:13]	RESERVED	
	[12:11]	REG_ODIV1_DPSORCAS_SEL[1:0]	ODIV1 Register2：输入时钟选择；
	[10]	REG_ODIV1_MUXSEL_EN	ODIV1 Register2：输入时钟 MUX 使能；
	[9:7]	REG_ODIV1_FPHASE[2:0]	ODIV1 Register2：相位细调设置；
	[6:0]	REG_ODIV1_CPHASE[6:0]	ODIV1 Register2：相位粗调设置；
5	[15:8]	REG_ODIV2_RATIO[7:0]	ODIV2 Register1：分频比设置；
	[7:0]	REG_ODIV2_DUTY[7:0]	ODIV2 Register1：占空比设置；
6	[15:13]	RESERVED	
	[12:11]	REG_ODIV2_DPSORCAS_SEL[1:0]	ODIV2 Register2：输入时钟选择；
	[10]	REG_ODIV2_MUXSEL_EN	ODIV2 Register2：输入时钟 MUX 使能；
	[9:7]	REG_ODIV2_FPHASE[2:0]	ODIV2 Register2：相位细调设置；
	[6:0]	REG_ODIV2_CPHASE[6:0]	ODIV2 Register2：相位粗调设置；
7	[15:8]	REG_ODIV3_RATIO[7:0]	ODIV3 Register1：分频比设置；
	[7:0]	REG_ODIV3_DUTY[7:0]	ODIV3 Register1：占空比设置；
8	[15:13]	RESERVED	
	[12:11]	REG_ODIV3_DPSORCAS_SEL[1:0]	ODIV3 Register2：输入时钟选择；
	[10]	REG_ODIV3_MUXSEL_EN	ODIV3 Register2：输入时钟 MUX 使能；
	[9:7]	REG_ODIV3_FPHASE[2:0]	ODIV3 Register2：相位细调设置；
	[6:0]	REG_ODIV3_CPHASE[6:0]	ODIV3 Register2：相位粗调设置；
9	[15:8]	REG_ODIV4_RATIO[7:0]	ODIV4 Register1：分频比设置；
	[7:0]	REG_ODIV4_DUTY[7:0]	ODIV4 Register1：占空比设置；
A	[15:13]	RESERVED	
	[12:11]	REG_ODIV4_DPSORCAS_SEL[1:0]	ODIV4 Register2：输入时钟选择；
	[10]	REG_ODIV4_MUXSEL_EN	ODIV4 Register2：输入时钟 MUX 使能；
	[9:7]	REG_ODIV4_FPHASE[2:0]	ODIV4 Register2：相位细调设置；
	[6:0]	REG_ODIV4_CPHASE[6:0]	ODIV4 Register2：相位粗调设置；
B	[15:8]	REG_ODIV5_RATIO[7:0]	ODIV5 Register1：分频比设置；
	[7:0]	REG_ODIV5_DUTY[7:0]	ODIV5 Register1：占空比设置；
C	[15:13]	RESERVED	
	[12:11]	REG_ODIV5_DPSORCAS_SEL[1:0]	ODIV5 Register2：输入时钟选择；
	[10]	REG_ODIV5_MUXSEL_EN	ODIV5 Register2：输入时钟 MUX 使能；
	[9:7]	REG_ODIV5_FPHASE[2:0]	ODIV5 Register2：相位细调设置；
	[6:0]	REG_ODIV5_CPHASE[6:0]	ODIV5 Register2：相位粗调设置；
D	[15:8]	REG_ODIV6_RATIO[7:0]	ODIV6 Register1：分频比设置；
	[7:0]	REG_ODIV6_DUTY[7:0]	ODIV6 Register1：占空比设置；
E	[15:13]	RESERVED	
	[12:11]	REG_ODIV6_DPSORCAS_SEL[1:0]	ODIV6 Register2：输入时钟选择；
	[10]	REG_ODIV6_MUXSEL_EN	ODIV6 Register2：输入时钟 MUX 使能；
	[9:7]	REG_ODIV6_FPHASE[2:0]	ODIV6 Register2：相位细调设置；
	[6:0]	REG_ODIV6_CPHASE[6:0]	ODIV6 Register2：相位粗调设置；
F	[15:8]	REG_FDIV_RATIO[7:0]	FDIV Register1：分频比设置；
	[7:0]	REG_FDIV_DUTY[7:0]	FDIV Register1：占空比设置；
10	[15:13]	REG_FDIV_FRACDIV_RATIO[2:0]	FDIV Register2：分数分频的分数设置；
	[12:10]	REG_FDIV_FRACDIV_PSOFFSET[2:0]	FDIV Register2：分数分频下降沿相位设置；
	[9:7]	REG_FDIV_FPHASE[2:0]	FDIV Register2：相位细调设置；

	[6:0]	REG_FDIV_CPHASE[6:0]	FDIV Register2：相位粗调设置；
11	[15:6]	RESERVED	FDIV Register3
	[5:4]	REG_FDIV_ADJUST[1:0]	FDIV Register3：分数分频时序调整设置；
	[3]	REG_FDIV_FRACDIV_EN	FDIV Register3：分数分频使能；
	[2:1]	REG_FDIV_DPSORCAS_SEL[1:0]	FDIV Register3：输入时钟选择；
	[0]	REG_FDIV_MUXSEL_EN	FDIV Register3：输入时钟 MUX 使能；
12	[15:8]	RESERVED	
	[7:0]	REG_IDIV_RATIO[7:0]	IDIV Register：分频比设置；
13	[15:8]	RESERVED	
	[7:0]	REG_MDIV_RATIO[7:0]	MDIV Register：分频比设置；
14	[15:14]	RESERVED	BANDWIDTH Register
	[13:12]	REG_VCTRL_INIT[1:0]	
	[11:10]	REG_CP_SELFBIAS_SEL[1:0]	
	[9:8]	REG_ICP_BASE_SEL[1:0]	
	[7:4]	REG_CP_CUR_SEL<3:0>	
	[3:1]	REG_LPF_R[2:0]	
	[0]	REG_LPF_C	
15	[15:6]	RESERVED	LOCK Register
	[5]	REG_LOCK_FILTER_PD	
	[4:0]	REG_FREQ_LOCKDET_SET<4:0>	

详细功能说明：

1. CLKOUT0 Register1

REG_ODIV0_RATIO 是整数分频比寄存器，可配参数范是 1~128，REG_ODIV0_DUTY 是输出时钟 clkout0 占空比分频比寄存器，可配参数范围 2~255，占空比的精度是 1/2N,N 为整数分频比，范围是 2/2N~(2N-1)/2N，根据公式，当占空比分频比参数和整数分频比参数相同时，输出占空比才能保证为 50%，所以当配置输出频率时，占空比参数也要根据需求进行配置，如初始整数分频比和占空比是 24，当只改变整数分频比参数为 15，占空比参数保持 24 不变，根据公式输出占空比为（24/2*15）*100%，为 80%，此时需要将占空比分频比配置为 15 才能让输出占空比为 50%。

分数分频时，占空比不可编程，配置时需要将占空比分频比配置成跟整数分频比一样。

2. CLKOUT0 Register2

REG_ODIV0_FRACDIV_RATIO 是分数分频的分数设置寄存器，可配参数范围 1~7，精度 0.125；

REG_ODIV0_FRACDIV_PSOFFSET 是分数分频下降沿相位设置寄存器，参数配置受 REG_ODIV0_RATIO 和 REG_ODIV0_FRACDIV_PSOFFSET 的限制，如表 12；

REG_ODIV0_FPHASE 是相位细调设置寄存器，具体查看第二章 6.8 小节。

REG_ODIV0_CPHASE 是相位粗调设置寄存器，具体查看第二章 6.8 小节。

3. CLKOUT0 Register3

REG_ODIV0_ADJUST 是分数分频时序调整设置，参数配置受 REG_ODIV0_RATIO 和

REG_ODIV0_FRACDIV_PSOFFSET 的限制，如表 12；

REG_ODIV0_FRACDIV_EN 是分数分频使能信号，当配置分数分频时，该信号要配置为 1，配置为 0 分数分频功能关闭；

REG_ODIV0_DPSORCAS_SEL 是 VCO 时钟和插值相移时钟选择，参数配置如下：

2’b00：VCO 时钟，与 REG_ODIV0_FPHASE 配合实现细调，相位细调时要配置成该参数；

2’b01：插值相移时钟；

2’b10：输入时钟为 0；

2’b11：输入时钟为 0。

REG_ODIV0_MUXSEL_EN 是输出分配器输入时钟选择使能，配置为 1 有效，配置为 0 输出时钟 0；

表 12 分数分频参数配置列表

REG_ODIV0_RATIO	REG_ODIV0_FRACDIV_RATIO	REG_ODIV0_FRACDIV_PSOFFSET	REG_ODIV0_ADJUST
奇数	3’b001	3’b101	2’b00
	3’b010	3’b101	
	3’b011	3’b110	
	3’b100	3’b110	
	3’b101	3’b111	
	3’b110	3’b111	
	3’b111	3’b000	2’b01
偶数	3’b001	3’b001	2’b11
	3’b010	3’b001	
	3’b011	3’b010	
	3’b100	3’b010	
	3’b101	3’b011	
	3’b110	3’b011	
	3’b111	3’b100	2’b10

4. CLKOUT1~ CLKOUT6 和 CLKOUTF Register

5’h3~5’he 是输出时钟 CLKOUT1~ CLKOUT6 寄存器地址，跟 CLKOUT0 相比除了没有分数分频配置以外，其它参数配置方式一样；5’hf~5’h11 是反馈时钟寄存器地址，参数配置方式与 CLKOUT0 一样。

5. IDIV Register

IDIV Register 是输入分频比寄存器，参数范围 1~80。

6. MDIV Register

MDIV Register 反馈分配器 M 分频比寄存器，参数范围 1~128.

7. BANDWIDTH Register

BANDWIDTH Register 是环路带宽寄存器，具体参数如下表：

表 13 GPLL BANDWIDTH Register 参数列表

BANDWIDTH	PFD 参考频率范围	反馈divider	CP_CP_SELFBIAS_SEL	CP_ICP_BASE_SEL	CP_CP_CUR_SEL	CP_LPF_R	CP_LPF_C
LOW OPTIMIZED	10<=F<=40MHz	15≤div＜20	1	0	3	7	0
		20≤div＜25			4		
		25≤div＜30			5		
		30≤div＜35			6		
		35≤div＜40			7		
		40≤div＜45			12		
		45≤div＜50			13		
		50≤div＜55			14		
		55≤div＜60			15		
		60≤div＜70		1	6		
		70≤div＜80			7		
		80≤div＜90			12		
		90≤div＜100			13		
		100≤div＜110			14		
		110≤div＜116			15		
		116≤div≤120		2	6		
HIGH	40<F<=450MHz	2≤div＜3	1	1	2	2	0
		3≤div＜4			3		
		4≤div＜5			4		
		5≤div＜6			5		
		6≤div＜7			6		
		7≤div＜8			7		
		8≤div＜9			12		
		9≤div＜10			13		
		10≤div＜11			14		
		11≤div＜12			15		
		12≤div＜14		2	6		
		14≤div＜15			7		

		15≤div＜16		3	5		
		16≤div＜18		2	12		
		18≤div＜20			13		
		20≤div＜22			14		
		22≤div＜24			15		
		24≤div＜26		3	12		
		26≤div＜29			13		
		29≤div≤32			14		
备注			1：PFD参考频率：CLKIN_FREQ/STATIC_RATIOI； 2：INTERNAL_FB为“CLKOUT0~6/F”；EXTERNAL_FB为“DISABLE”； 反馈divider = STATIC_RATIO0~6/F*STATIC_RATIOM； INTERNAL_FB为“DISABLE”；EXTERNAL_FB为“ CLKOUT0~6/F”； 反馈divider = STATIC_RATIO0~6/F*STATIC_RATIOM；				

8. LOCK Register

REG_LOCK_FILTER_PD 是频率锁定检测滤毛刺配置控制位，当它配置为 0 时，对 LOCK 输出进行滤毛刺，LOCK 信号将延迟 320 个反馈时钟周期被拉高，当它配置为 1 时，LOCK 信号将直接被输出，默认配置为 1。

REG_FREQ_LOCKDET_SET 是频率锁定精度配置位，建议配置为最高精度 5’b00000，不建议配置其它参数。

5.3 配置限制条件

动态配置时，会受到一些约束，包括上述可配范围，参照本章第 4 小节，输入时钟频率范围、VCO 频率范围、输出频率范围如表 14，如果配置的参数在这些约束外，会导致输出结果异常。

表 14 工作频率范围

参数	描述	最小值	典型值	最大值	单位
F_{IN}	输入时钟频率	10		800	MHz
F_{VCO}	VCO 工作频率范围	600		1200	MHz
F_{OUT}	输出时钟频率范围	4.69		800	MHz

注：FVCO、FOUT 计算请参照 6.5 小节；

6. GTP_GPLL 功能说明

6.1 时钟输入

CLKIN_SEL 为 0 时，选择 CLKIN1；CLKIN_SEL 为 1 时，选择 CLKIN2。参考时钟在 CLKIN1 和 CLKIN2 之间动态切换，切换后需要对 PLL 复位。




图 31 GTP_GPLL 参考时钟源

6.2 GPLL 复位

RST 复位信号释放之后，PLL 开始进入锁定状态，经过 T_{LOCK} 时间之后完成 PLL 频率锁定。RST 复位信号的时序如下图 32 所示，高电平有效。




图 32 GTP_GPLL 复位时序

T_{RST} 最小脉冲宽度 10ns，T_{LOCK} 最长锁定时间 200us。

6.3 GPLL 关电

当 PLL 不使用时，PLL_PWD=1，PLL 可以被关闭以便节省电源。




图 33 GTP_GPLL 关电时序

T_{PLL_PWD} 最小脉冲宽度 5ns，T_{LOCK} 最长锁定时间 200us。

6.4 反馈时钟选择

GPLL 的反馈时钟输入源可以分为 GPLL 内部反馈和 GPLL 外部反馈两种，其中反馈源支持 CLKOUT[0]~ CLKOUT[6], CLKOUTF。默认情况下，选择内部反馈时选择 CLKOUTF。




图 34 GTP_GPLL 外部反馈示意图

表 15 反馈时钟选择

INTERNAL_FB	EXTERNAL_FB	反馈模式
“CLKOUT0”	“DISABLE”	内部反馈模式，选择输出 divider0；
“CLKOUT1”	“DISABLE”	内部反馈模式，选择输出 divider1；
“CLKOUT2”	“DISABLE”	内部反馈模式，选择输出 divider2；
“CLKOUT3”	“DISABLE”	内部反馈模式，选择输出 divider3；
“CLKOUT4”	“DISABLE”	内部反馈模式，选择输出 divider4；
“CLKOUT5”	“DISABLE”	内部反馈模式，选择输出 divider5；
“CLKOUT6”	“DISABLE”	内部反馈模式，选择输出 divider6；
“CLKOUTF”	“DISABLE”	内部反馈模式，选择反馈 F divider；
“DISABLE”	“CLKOUT0”	外部反馈模式，选择输出 divider0；
“DISABLE”	“CLKOUT1”	外部反馈模式，选择输出 divider1；
“DISABLE”	“CLKOUT2”	外部反馈模式，选择输出 divider2；
“DISABLE”	“CLKOUT3”	外部反馈模式，选择输出 divider3；
“DISABLE”	“CLKOUT4”	外部反馈模式，选择输出 divider4；
“DISABLE”	“CLKOUT5”	外部反馈模式，选择输出 divider5；
“DISABLE”	“CLKOUT6”	外部反馈模式，选择输出 divider6；
“DISABLE”	“CLKOUTF”	外部反馈模式，选择反馈 F divider；

6.5 输出频率编程




图 35 GTP_GPLL 输出频率路径示意图

表 16 输出频率编程参数说明

No.	GTP 参数	功能名称	功能描述
1	CLKIN_FREQ	F_{IN}	输入时钟频率；
2	STATIC_RATIOI	F_{PFD}	PFD 输入参考频率由列表中 GTP 参数配置分频系数决定；
3	STATIC_RATIOF 、STATIC_RATIOI、	F_{VCO}	VCO 输出时钟频率由列表中 GTP 参数配置分频系数共同决定；

	STATIC_RATIOM		
4	STATIC_RATIOF 、STATIC_RATIOI、STATIC_RATIOM、STATIC_RATIO0~6	$F_{CLKOUTx}$	CLKOUTx 输出时钟频率由列表中 GTP 参数配置分频系数共同决定，x 代表 0~6；
5	STATIC_RATIOF	$F_{CLKFBOUT}$	CLKFBOUT 输出时钟频率由列表中 GTP 参数配置分频系数决定；
6	STATIC_RATIOI	IDIV	输入分频器分频比；
7	STATIC_RATIOM	MDIV	反馈分频器 M 分频比
8	STATIC_RATIO0~6	ODIVx	输出分频器分频比，x 代表 0~6；
9	STATIC_RATIOF	FDIV	反馈分频器 F 分频比；

Note：

CLKIN_FREQ 是输入时钟频率默认配置参数，不是 PLL 的输入接口，输入接口参考图 30CLKIN1、CLKIN2。

若内部反馈或外部反馈选择的反馈分频器分频比为 FBDIV，图 35 中各时钟频率计算公式如下：

$$F_{PFD} = \frac{F_{IN}}{IDIV}$$

$$F_{VCO} = \frac{F_{IN} \times MDIV \times FBDIV}{IDIV}$$

$$F_{CLKOUTx} = \frac{F_{IN} \times MDIV \times FBDIV}{IDIV \times ODIVx}$$

$$F_{CLKFBOUT} = \frac{F_{IN} \times MDIV \times FBDIV}{IDIV \times FDIV}$$

其中 FBDIV 为反馈环路选择的分频器分频比，通过配置参数 INTERNAL_FB 或者 EXTERNAL_FB 选择 FDIV 或 ODIVx 中某个分频器，如当反馈时钟选择是 CLKOUTF，则 FBDIV 为 FDIV，当反馈时钟选择是 CLKOUT0，则 FBDIV 为 ODIV0。

其中 ODIV0 和 FDIV 不仅支持整数分频模式，还支持分数分频模式。

（1）ODIV0 分频比

ODIV0 = CLKOUT0 反馈通路整数分频比 + CLKOUT0 反馈通路分数分频比

对应 ODIV0 的分频比对应参数 STATIC_RATIO0 的值。

（2）FDIV 分频比

FDIV = CLKOUTF 反馈通路整数分频比 + CLKOUTF 反馈通路分数分频比

对应 FDIV 的分频比对应参数 STATIC_RATIOF 的值。

6.6 环路带宽

GPLL 环路带宽可配置为低带宽（LOW）、中带宽（OPTIMIZED）和高带宽（HIGH）；

（1）若期望 PLL 输出时钟有较小 Jitter，则配置为低带宽；

（2）若期望 PLL 锁定时间短，则配置为高带宽，此时输出时钟 Jitter 变差；

（3）若兼顾 Jitter 和锁定时间，则配置为中带宽；

6.7 分数分频

ODIV0 和 FDIV 支持整数分频和分数分频两种模式。

（1）分数分频精度 0.125；

（2）分数分频模式不支持静态相移模式的插值相移和动态相移模式；

（3）分数分频模式占空比不可编程；

若分数分频比为 N.f，占空比计算公式如下：

$$DutyCycle = 50\% + \frac{\alpha}{2\left(8N + \frac{f}{0.125}\right)}$$

其中$\frac{f}{0.125}$ = 奇数，α=1，$\frac{f}{0.125}$ = 偶数，α=0；

例：分频系数整数部分 ODIV0 STATIC VALUE=24，分频系数小数部分 ODIV0 Fraction VALUE=1/8 可以得出 N=24，f=0.125，α=1，DutyCycle = 50%+1/2(8*24+1)=50.259%。

6.8 相位调整

相位调整包含相位粗调、相位细调和插值相移三种方式，相位粗调和相位细调既有静态配置模式又可以通过 APB 接口调整，而插值相移既可以静态配置也可以通过动态配置接口 DPS 接口调整。

（1）相位调整方式：

- 相位粗调

  相对于输入的 VCO 时钟，输出时钟 CLKOUT0/1/2/3/4/5/6/F 相位粗调的最小 step 为 Tvco；调整范围为：[0~Ndiv-1]*Tvco（Ndiv（ODIVx）为 PLL 输出分频器系数，对应 GTP 参数 STATIC_RATIO0~6）；调整度数最小 step=360 °/Ndiv；

- 相位细调

  相对于输入的 VCO 时钟，输出时钟 CLKOUT0/1/2/3/4/5/6/F 相位细调的最小 step 为 Tvco/8；调整范围为：0~7/8Tvco；调整度数最小 step=45 °/Ndiv；

- 插值相移（动态调相 DPS 接口）

  插值相移精度 Tvco/64，输出时钟可以实现 360 度循环旋转；

  相对于输入的 VCO 时钟，调整度数最小 step=360 °/64；对于输出 CLKOUT0/1/2/3/4/5/6，调整度数最小 step=360 °/64* ODIVx，；插值相移会影响所有选择该模式的输出时钟；

注：在调相过程中，只能选择相位细调和插值相移中一种方式与相位粗调配合，实现输出时钟相位调整。

（2）相位调整模式：

- 静态配置

输出时钟 CLKOUT0/1/2/3/4/5/6/F 相位细调静态配置分别由 STATIC_PHASE0/1/2/3/4/5/6/F 控制；

输出时钟 CLKOUT0/1/2/3/4/5/6/F 相位粗调静态配置分别由 STATIC_CPHASE0/1/2/3/4/5/6/F 控制；

输出时钟 CLKOUT0/1/2/3/4/5/6/F 插值相移静态配置由 STATIC_PHASE 控制；




图 36 GTP_GPLL 相位调整_静态配置

如下表所示，CLKOUT0 由 VCO<0>二分频产生，细调相位为 0，粗调相位为 0，以 CLKOUT0 为基准，各个输出时钟相位关系如下：

注：根据公式，由于 Ndiv=2，则细调相位最小 step=45°/2=22.5°，粗调相位最小 step=180°

表 17 输出时钟相位关系

输出时钟	细调相位	粗调相位	插值相移	相位关系
CLKOUT0	0	0	---	0
CLKOUT1	1*Tvco/8	0	---	22.5°
CLKOUT2	2*Tvco/8	0	---	45°
CLKOUT3	0	0	28*Tvco/64	78.75°
CLKOUT4	4*Tvco/8	Tvco	---	270°
CLKOUT5	5*Tvco/8	Tvco	---	292.5°
CLKOUT6	6*Tvco/8	Tvco	---	315°
CLKFBOUT	7*Tvco/8	Tvco	---	337.5°

➢ 动态调整

PG2L100H 的 GTP_GPLL 模块支持相位动态调整，动态相移调整的接口。动态相位调整可以使得 PLL 的输出时钟相位相对于参考时钟动态的调整。动态相位调整功能通过 DPS_CLK、DPS_EN、DPS_DIR 和 DPS_DONE 四个信号实现。可以通过设置 DPS_DIR 实现相位的增大或者减小，每一次调整，GPLL 的输出时钟相位变化 1/64*Tvco。相位调整没有最大值，任何时钟频率可以实现 360°的相位调整，当一个周期结束后，相位调整再次循环开始。

动态相位调整过程如图 37 所示，DPS_EN、DPS_DIR 和 DPS_DONE 被同步到 DPS_CLK 时钟域。DPS_EN 为高电平时（一个 DPS_CLK 时钟周期），相位调整初始化，DPS_DIR 为低电平时增大

相位，而 DPS_DIR 为高电平时减小相位，当相位调整完成时 DPS_DONE 持续一个 DPS_CLK 周期高电平。整个调整过程持续 15 个钟周期。




图 37 GTP_GPLL 动态相移模式接口时序

动态相移接口如下表，

表 18 动态相移端口说明

序号	端口名称	I/O	描述	初始值
1	DPS_CLK	I	动态相位调整时钟信号； FMAX = 500MHz；	
2	DPS_EN	I	动态相位调整使能信号；	
3	DPS_DIR	I	动态相位调整方向控制； 1’b0：增大，1’b1：减小；	
4	DPS_DONE	O	动态相位调整完成指示信号；	1’b0

6.9 占空比可编程

输出 divider 支持可编程的 Duty Cycle，最小 step 为 50%/odiv，odiv 为 divider 分频系数。STATIC_DUTY0/1/2/3/4/5/6/F 决定了分频后 duty cycle，表达式如下，duty 为 duty cycle 配置值。

duty cycle = (50%/odiv)*duty

注：（1）DUTY 的设置值受到 RATIO 值（分频）限制：

ratio>1，2=< duty <= 2*ratio-1；

ratio=1，duty 无效，不起作用，默认 50%输出。

（2）分数分频不支持占空比编程；

6.10 扩频时钟产生和输入

- 支持频谱扩展时钟输入，调制频率小于 GPLL 带宽；
- 支持本地扩频时钟产生，支持中心扩频和向下扩频两种模式；

中心扩频如图 38 中所示，其中黑色实线代表高-中心扩频调制，蓝色实线代表低-中心扩频调制。




图 38 GPLL 中心扩频示意图

向下扩频如图 39 中所示，其中黑色实线代表高-向下扩频调制，蓝色实线代表低-向下扩频调制。




图 39 GPLL 向下扩频示意图

GPLL 工作在 SSC 模式下，需要用到原有时钟资源产生扩频时钟，因此：

（1）CLKOUT2/N 和 CLKOUT3/N 不再独立使用；

（2）动态相移模式不再使用；

6.11 时钟输出级联

当 CLK_CAS5_EN 配置为“TRUE”时，输出 divider5 和输出 divider6 可以实现时钟级联。




图 40 GTP_GPLL OUTPUT Divider 输出级联

级联后输出时钟 CLKOUT5 与其它输出时钟存在固定相位偏差。

6.12 时钟输出门控

GTP_GPLL 输入信号 CLKOUT0_SYN 用来使能和关闭 CLKOUT0 输出时钟，当用户不需要 CLKOUT0 时钟时，可以关闭该时钟以节省 Clock Tree 和 Fabric 功耗。

CLKOUT0_SYN 信号可选，当用户配置 CLKOUT0_SYN_EN 为“TRUE”时，该信号有效。

同样地，输入信号 CLKOUT1~6/F_SYN 分别与配置位 CLKOUT1~6/F_SYN_EN 配合，使能和关闭 CLKOUT1~6/F 时钟。

以输出时钟 CLKOUT0 为例，功能示意如图 41 下。




图 41 GTP_GPLL 输出时钟 GATE 时序图

6.13 LOCK 指示

GPLL 支持两种 LOCK 模式，由配置参数 LOCK_MODE 进行选择。

参数名	参数值	功能描述
LOCK_MODE	0	实时监测 PLL LOCK 的状态，一旦进入非正常状态则会拉低 LOCK
	1	LOCK 不会实时监控（指示）PLL 工作状态；LOCK 一旦拉高则不会拉低，除非复位或 Power Down

7. GTP_GPLL 应用模式

7.1 内部反馈模式

内部反馈模式主要针对某些应用场景下，对 GPLL 输出时钟具有高性能的要求，比如频率综合、低抖动时钟输出等。

内部反馈模式下，反馈时钟直接连接到 GPLL 的输入端，不经过任何其他的电路，这样就免除了其他电路引入的噪声，拥有更好的抖动性能。




图 42 GPLL 内部反馈模式示意图

7.2 源同步模式

采用外部反馈实现源同步模式，源同步模式主要针对 GPLL 输出时钟驱动内部寄存器时，需要保证输入时钟与数据保持一定的相位关系，如图 43 所示。GPLL 锁定时，b/e 两点相位是对齐的，源同步模式下，GPLL 输出时钟 clkout0 送给寄存器的路径与反馈时钟 clkout1 所经历的路径，必须对称平

衡，且使用同一 regional buffer，也就是保证 c 点与 e 点时钟相位对齐，即 b 点与 c 点时钟相位对齐；同时，可以通过 GPLL 相位调整功能补偿数据管脚到寄存器数据端输入和时钟管脚到 GPLL 输入参考时钟之间的 skew(偏移)，即 d 点到 f 点和 a 点到 b 点的偏移，这样可以在 FGPA 内部 REG 处，可以实现数据与时钟之间相位边沿或中心对齐，具体是 0 °还是 90 °对齐，取决于用户的要求，具体的相移要求可以通过输出时钟的分频器的 phase shift 功能予以实现。

例如，输入管脚时钟上升沿处于数据的中央进入 FPGA，可以采用 GPLL 输出 phase shift 功能，移动 clkout0 的相位，在 FPGA 内部的寄存器，可以实现时钟上升沿对准数据的中央。此时，如果输入时钟 clkin_fpga 进入 GPLL 的参考输入与 data 进入 register 之间如没有任何 skew，比如走专用时钟路径，即 skew 很小，此时，GPLL 可以不用任何 phase shift 调整，自动实现上述的时钟上升沿与数据中央中心对齐。




图 43 GPLL 源同步模式示意图

7.3 零延迟模式

采用外部管脚反馈实现零延迟模式，主要针对只有一个输入参考时钟情况下，且 FPGA 驱动多个外部器件情形时，需要保证外部器件的输入时钟与 FPGA 输入管脚的时钟对齐，如图 44 所示。

零延迟模式下，输入时钟与反馈时钟需要使用相同的 IO 标准，以保证 a 点与 d 点时钟相位对齐，b 点与 e 点相位对齐。同时，板上反馈时钟 trace 与驱动外部器件的时钟 trace 相互匹配等长，则 d 点与 c 点时钟相位对齐，于是 a、c 点时钟对齐，实现零延迟缓冲的功能。

实际情况下，由于外部器件的负载寄生电容与 FPGA 输入管脚的寄生电容不一致，会导致 c 点与 d 点的信号上升沿或下降沿时间不一致，会导致延迟略有差异。因此这个 a/c 时钟 skew 的差异，客户

需要在时序收敛时必须予以考虑，留有一定的余量。




图 44 GPLL 零延迟模式示意图

（三） PPLL 使用说明

1. PPLL 概述

PPLL 是 FPGA 提供时钟资源的核心子系统，PGL2G100H 内部有 6 个 PPLL 模块。具体资源如下图红圈所示。PPLL 主要给 FPGA 提供：时钟频率综合，降低时钟偏移(skew)，相位调整、输出时钟 Gate 以及 APB 动态重配等功能。




图 45 PPLL 资源示意图




图 46 PPLL 系统系统框图

在使用中通过调用 GTP_PPLL 实例配置使用，对于不用的时钟输出端口可以配置输出关断来降

低功耗。在 GTP_PPLL 的 CLKOUTPHY 的时钟输出专用于 DDR PHY 的时钟，用户逻辑不要使用。下面介绍 GTP_PPLL 的应用。

2. GTP_PPLL 顶层框图




图 47 GTP_PPLL 框图

3. GTP_PPLL 端口列表

表 19 GTP_PPLL 端口列表

Port	I/O	功能描述
CLKOUT0	O	PLL 第 0 路正相输出时钟；
CLKOUT0N	O	PLL 第 0 路反相输出时钟；
CLKOUT1	O	PLL 第 1 路正相输出时钟；
CLKOUT1N	O	PLL 第 1 路反相输出时钟；
CLKOUT2	O	PLL 第 2 路正相输出时钟；
CLKOUT2N	O	PLL 第 2 路反相输出时钟；
CLKOUT3	O	PLL 第 3 路正相输出时钟；
CLKOUT3N	O	PLL 第 3 路反相输出时钟；

CLKOUT4	O	PLL 第 4 路正相输出时钟；
CLKOUTPHY	O	PLL 给 DDR PHY 正相输出时钟；
CLKOUTPHYN	O	PLL 给 DDR PHY 反相输出时钟；
CLKOUTF	O	PLL 反馈正相输出时钟；
CLKOUTFN	O	PLL 反馈反相输出时钟；
LOCK	O	PLL 频率锁定指示信号，为异步信号； 信号拉高时，指示 PLL 反馈时钟信号已锁定到输入时钟信号；
APB_RDATA[15:0]	O	PLL APB 接口数据总线数据输出；
APB_READY	O	PLL APB 接口数据总线握手信号；表示一个正常的总线周期结束；
CLKIN1	I	PLL 参考输入时钟 1；
CLKIN2	I	PLL 参考输入时钟 2；
CLKFB	I	PLL 反馈时钟；
CLKIN_SEL	I	输入时钟选择信号；
PLL_PWD	I	PLL Power Down；高电平有效；
RST	I	PLL 复位信号，高电平有效；
CLKOUT0_SYN	I	CLKOUT0/N 输出时钟使能控制；高电平有效；高电平关闭，低电平使能；
CLKOUT1_SYN	I	CLKOUT1/N 输出时钟使能控制；高电平有效；高电平关闭，低电平使能；
CLKOUT2_SYN	I	CLKOUT2/N 输出时钟使能控制；高电平有效；高电平关闭，低电平使能；
CLKOUT3_SYN	I	CLKOUT3/N 输出时钟使能控制；高电平有效；高电平关闭，低电平使能；
CLKOUT4_SYN	I	CLKOUT4 输出时钟使能控制；高电平有效；高电平关闭，低电平使能；
CLKOUTPHY_SYN	I	CLKOUTPHY 输出时钟使能控制；高电平有效；高电平关闭，低电平使能；
CLKOUTF_SYN	I	CLKOUTF/N 输出时钟使能控制；高电平有效；高电平关闭，低电平使能；
APB_CLK	I	PLL APB 接口数据总线时钟；
APB_RST_N	I	PLL APB 接口数据总线异步复位信号，低电平有效；
APB_ADDR	I	PLL APB 接口数据总线地址；
APB_SEL	I	PLL APB 接口数据总线选择信号，选择从设备；
APB_EN	I	PLL APB 接口数据总线使能信号；
APB_WRITE	I	PLL APB 接口数据总线写使能信号；1’b0：读操作，1’b1：写操作；
APB_WDATA[15:0]	I	PLL APB 接口数据总线数据输入；

Note：

软件流程上对 PPLL 输出插入 BUFG，优先上全局时钟网络，如果想改变时钟网络，可以通过 PAP_CLOCK_ASSIGN 属性进行设置，详细使用方式参考《User_Constraint_Editor_User_Guide》。

4. GTP_PPLL 参数列表

表 20 GTP_PPLL 参数列表

参数名称	参数类型	有效值	默认值	功能描述
CLKIN_FREQ	real	19~800	50.0	输入时钟频率配置，MHz；
LOCK_MODE	binary	1’b0,1’b1	1’b0	PLL 频率检测模式配置； 1’b0：实时监测 PLL 工作状态； 1’b1：PLL 锁定后 LOCK 一直保持，除非复位或 Power Down；
STATIC_RATIOI	interger	1-40	1	输入 divider ratio 静态配置；
STATIC_RATIOM	interger	1-128	1	反馈 M divider ratio 静态配置；
STATIC_RATIO0	interger	1-128	1	输出 divider0 ratio 静态配置；

STATIC_RATIO1	interger	1-128	1	输出 divider1 ratio 静态配置；
STATIC_RATIO2	interger	1-128	1	输出 divider2 ratio 静态配置；
STATIC_RATIO3	interger	1-128	1	输出 divider3 ratio 静态配置；
STATIC_RATIO4	interger	1-128	1	输出 divider4 ratio 静态配置；
STATIC_RATIOPHY	interger	1-128	1	输出 dividerphy ratio 静态配置；
STATIC_RATIOF	interger	1-128	1	反馈 F divider ratio 静态配置；
STATIC_DUTY0	interger	2~255	2	输出 divider0 duty 静态配置；
STATIC_DUTY1	interger	2~255	2	输出 divider1 duty 静态配置；
STATIC_DUTY2	interger	2~255	2	输出 divider2 duty 静态配置；
STATIC_DUTY3	interger	2~255	2	输出 divider3 duty 静态配置；
STATIC_DUTY4	interger	2~255	2	输出 divider4 duty 静态配置；
STATIC_DUTYPHY	interger	2~255	2	输出 dividerphy duty 静态配置；
STATIC_DUTYF	interger	2~255	2	反馈 F divider duty 静态配置；
STATIC_PHASE0	interger	0-7	0	输出 divider0 fine phase 静态配置；
STATIC_PHASE1	interger	0-7	0	输出 divider1 fine phase 静态配置；
STATIC_PHASE2	interger	0-7	0	输出 divider2 fine phase 静态配置；
STATIC_PHASE3	interger	0-7	0	输出 divider3 fine phase 静态配置；
STATIC_PHASE4	interger	0-7	0	输出 divider4 fine phase 静态配置；
STATIC_PHASEPHY	interger	0-7	0	输出 dividerphy fine phase 静态配置；
STATIC_PHASEF	interger	0-7	0	反馈 F divider fine phase 静态配置；
STATIC_CPHASE0	interger	0-127	0	输出 divider0 coarse phase 静态配置；
STATIC_CPHASE1	interger	0-127	0	输出 divider1 coarse phase 静态配置；
STATIC_CPHASE2	interger	0-127	0	输出 divider2 coarse phase 静态配置；
STATIC_CPHASE3	interger	0-127	0	输出 divider3 coarse phase 静态配置；
STATIC_CPHASE4	interger	0-127	0	输出 divider4 coarse phase 静态配置；
STATIC_CPHASEPHY	interger	0-127	0	输出 dividerphy coarse phase 静态配置；
STATIC_CPHASEF	interger	0-127	0	反馈 F divider coarse phase 静态配置；
CLKOUT0_SYN_EN	string	“FALSE”,“TRUE”	“FALSE”	CLKOUT0_SYN 信号使能配置；
CLKOUT1_SYN_EN	string	“FALSE”,“TRUE”	“FALSE”	CLKOUT1_SYN 信号使能配置；
CLKOUT2_SYN_EN	string	“FALSE”,“TRUE”	“FALSE”	CLKOUT2_SYN 信号使能配置；
CLKOUT3_SYN_EN	string	“FALSE”,“TRUE”	“FALSE”	CLKOUT3_SYN 信号使能配置；
CLKOUT4_SYN_EN	string	“FALSE”,“TRUE”	“FALSE”	CLKOUT4_SYN 信号使能配置；
CLKOUTPHY_SYN_EN	string	“FALSE”,“TRUE”	“FALSE”	CLKOUTPHY_SYN 信号使能配置；
CLKOUTF_SYN_EN	string	“FALSE”,“TRUE”	“FALSE”	CLKOUTF_SYN 信号使能配置；
INTERNAL_FB	string	“CLKOUT0”, “CLKOUT1”, “CLKOUT2”,	“CLKOUTF”	内部反馈路径选择；

		“CLKOUT3”, “CLKOUT4”, “CLKOUTF”, “DISABLE”		
EXTERNAL_FB	string	“CLKOUT0”, “CLKOUT1” “CLKOUT2”, “CLKOUT3”, “CLKOUT4”, “CLKOUTF”, “DISABLE”	“DISABLE”	外部反馈路径选择；
BANDWIDTH	string	“LOW”,“HIGH” “OPTIMIZED”	“OPTIMIZED”	带宽选择配置；

5. GTP_PPLL APB 接口配置

5.1 配置接口

用户逻辑通过 APB 接口对 GTP_PPLL 工作参数进行动态地改变。APB 接口读写寄存器时序如图 48 所示。




图 48 GTP_PPLL_APB 接口读写时序

表 21 GTP_PPLL_APB 接口端口列表

序号	端口名称	I/O	描述
1	APB_CLK	I	时钟，上升沿采样；
2	APB_RST_N	I	异步复位，低有效；只复位 Data Bus（不复位寄存器）；
3	APB_ADDR[4:0]	I	地址总线；
4	APB_SEL	I	选择，表示从设备被选择；
5	APB_EN	I	使能，总线使能信号；
6	APB_WRITE	I	方向，0：读，1：写；
7	APB_WDATA[15:0]	I	数据总线输入；
8	APB_RDATA[15:0]	O	数据总线输出；

9	APB_READY	O	标志信号；

通过 APB 接口写内部寄存器的系统应用要求：

（1）APB 改写内部寄存器后，需要复位 PLL，保证其正常工作；.

（2）TRST 最小脉冲宽度 10ns；

5.2 配置寄存器

表 22 GTP_PPLL_APB 接口寄存器列表

Address	Bit	寄存器	描述
0	[15:8]	REG_ODIV0_RATIO<7:0>,	ODIV0 Register1：分频比设置；
	[7:0]	REG_ODIV0_DUTY<7:0>	ODIV0 Register1：占空比设置；
1	[15:11]	RESERVED	
	[10]	REG_ODIV0_MUXSEL_EN	ODIV0 Register2：输入时钟 MUX 使能；
	[9:7]	REG_ODIV0_FPHASE<2:0>	ODIV0 Register2：相位细调设置；
	[6:0]	REG_ODIV0_CPHASE<6:0>	ODIV0 Register2：相位粗调设置；
2	[15:8]	REG_ODIV1_RATIO<7:0>	ODIV1 Register1：分频比设置；
	[7:0]	REG_ODIV1_DUTY<7:0>	ODIV1 Register1：占空比设置；
3	[15:11]	RESERVED	
	[10]	REG_ODIV1_MUXSEL_EN	ODIV1 Register2：输入时钟 MUX 使能；
	[9:7]	REG_ODIV1_FPHASE<2:0>	ODIV1 Register2：相位细调设置；
	[6:0]	REG_ODIV1_CPHASE<6:0>	ODIV1 Register2：相位粗调设置；
4	[15:8]	REG_ODIV2_RATIO<7:0>	ODIV2 Register1：分频比设置；
	[7:0]	REG_ODIV2_DUTY<7:0>	ODIV2 Register1：占空比设置；
5	[15:11]	RESERVED	
	[10]	REG_ODIV2_MUXSEL_EN	ODIV2 Register2：输入时钟 MUX 使能；
	[9:7]	REG_ODIV2_FPHASE<2:0>	ODIV2 Register2：相位细调设置；
	[6:0]	REG_ODIV2_CPHASE<6:0>	ODIV2 Register2：相位粗调设置；
6	[15:8]	REG_ODIV3_RATIO<7:0>	ODIV3 Register1：分频比设置；
	[7:0]	REG_ODIV3_DUTY<7:0>	ODIV3 Register1：占空比设置；
7	[15:11]	RESERVED	
	[10]	REG_ODIV3_MUXSEL_EN	ODIV3 Register2：输入时钟 MUX 使能；
	[9:7]	REG_ODIV3_FPHASE<2:0>	ODIV3 Register2：相位细调设置；
	[6:0]	REG_ODIV3_CPHASE<6:0>	ODIV3 Register2：相位粗调设置；
8	[15:8]	REG_ODIV4_RATIO<7:0>	ODIV4 Register1：分频比设置；
	[7:0]	REG_ODIV4_DUTY<7:0>	ODIV4 Register1：占空比设置；
9	[15:11]	RESERVED	
	[10]	REG_ODIV4_MUXSEL_EN	ODIV4 Register2：输入时钟 MUX 使能；
	[9:7]	REG_ODIV4_FPHASE<2:0>	ODIV4 Register2：相位细调设置；
	[6:0]	REG_ODIV4_CPHASE<6:0>	ODIV4 Register2：相位粗调设置；
A	[15:8]	REG_ODIVPHY_RATIO<7:0>	ODIVPHY Register1：分频比设置；
	[7:0]	REG_ODIVPHY_DUTY<7:0>	ODIVPHY Register1：占空比设置；
B	[15:11]	RESERVED	
	[10]	REG_ODIVPHY_MUXSEL_EN	ODIVPHY Register2：输入时钟 MUX 使能；
	[9:7]	REG_ODIVPHY_FPHASE<2:0>	ODIVPHY Register2：相位细调设置；
	[6:0]	REG_ODIVPHY_CPHASE<6:0>	ODIVPHY Register2：相位粗调设置；
C	[15:8]	REG_FDIV_RATIO<7:0>	FDIV Register1：分频比设置；
	[7:0]	REG_FDIV_DUTY<7:0>	FDIV Register1：占空比设置；

D	[15:11]	RESERVED	
	[10]	REG_FDIV_MUXSEL_EN	FDIV Register2：输入时钟 MUX 使能；
	[9:7]	REG_FDIV_FPHASE<2:0>	FDIV Register2：相位细调设置；
	[6:0]	REG_FDIV_CPHASE<6:0>	FDIV Register2：相位粗调设置；
E	[15:7]	RESERVED	
	[6:0]	REG_IDIV_RATIO<7:0>	IDIV Register：分频比设置；
F	[15:7]	RESERVED	
	[6:0]	REG_MDIV_RATIO<7:0>	MDIV Register：分频比设置；
10	[15:14]	RESERVED	BANDWIDTH Register
	[13:12]	REG_VCTRL_INIT<1:0>	
	[11:10]	REG_CP_SELFBIAS_SEL<1:0>	
	[9:8]	REG_ICP_BASE_SEL<1:0>	
	[7:4]	REG_CP_CUR_SEL<3:0>	
	[3:1]	REG_LPF_R<2:0>	
	[0]	REG_LPF_C	
11	[15:6]	RESERVED	LOCK Register1
	[5]	REG_LOCK_FILTER_PD	
	[4:0]	REG_FREQ_LOCKDET_SET<4:0>	

1. BANDWIDTH Register

BANDWIDTH Register 是环路带宽寄存器，具体参数如下表：

表 23 PPLL BANDWIDTH Register 参数列表

BANDWIDTH	PFD 参考频率范围	反馈divider	CP_CP_SELFBIAS_SEL	CP_ICP_BASE_SEL	CP_CP_CUR_SEL	CP_LPF_R	CP_LPF_C
LOW OPTIMIZED	19<=F<=80MHz	12~15	1	1	3	4	0
		16~19			4		
		20~23			5		
		24~27			6		
		28~31			7		
		32~35			12		
		36~39			13		
		40~43			14		
		44~47			15		
		48~54		2	6		
		55~59			7		
		60~69		3	5		
		70~79		2	12		
		80~89			14		

		90~99			15		
		100~106		3	12		
		107~112			13		
HIGH	80<F<=450MHz	2	1	2	2	0	0
		3			3		
		4			4		
		5			5		
		6			6		
		7			7		
		8			12		
		9			13		
		10			14		
		11			15		
		12~13		3	12		
		14~15			13		
		16~19			14		
		20~23			13	1	
		24~28			14		
备注			1：PFD参考频率：CLKIN_FREQ/STATIC_RATIOI； 2：INTERNAL_FB为“CLKOUT0~4/F”；EXTERNAL_FB为“DISABLE”； 反馈divider = STATIC_RATIO0~4/F*STATIC_RATIOM； INTERNAL_FB为“DISABLE”；EXTERNAL_FB为“ CLKOUT0~4/F”； 反馈divider = STATIC_RATIO0~4/F*STATIC_RATIOM；				

2. 其它寄存器

其它寄存器配置方式参照本章 GPLL 使用说明 5.2 小节，PPLL 不支持分数分频，只有整数分频。

5.3 配置限制条件

动态配置时，会受到一些约束，配置参数范围参照本章第 4 小节，输入时钟频率范围,、VCO 频率范围、输出频率范围如表 24，如果配置的参数在这些约束外，会导致输出结果异常。

表 24 工作频率范围

参数	描述	最小值	典型值	最大值	单位
F_{IN}	输入时钟频率	19		800	MHz
F_{VCO}	VCO 工作频率范围	1330		2133	MHz
F_{OUT}	输出时钟频率范围	10.39		2133	MHz

注：F_{VCO}、F_{OUT} 计算请参照本章 6.5 小节；

6. GTP_PPLL 功能说明

6.1 时钟输入

CLKIN_SEL 为 0 时，选择 CLKIN1；CLKIN_SEL 为 1 时，选择 CLKIN2。参考时钟在 CLKIN1 和 CLKIN2 之间动态切换，切换后需要对 PLL 复位。




图 49 GTP_PPLL 参考时钟源

6.2 PPLL 复位

RST 复位信号释放之后，PLL 开始进入锁定状态，经过 T_{LOCK} 时间之后完成 PLL 频率锁定。RST 复位信号的时序如下图 50 所示，高电平有效。




图 50 GTP_PPLL 复位时序

T_{RST} 最小脉冲宽度 10ns，T_{LOCK} 最长锁定时间 120us。

6.3 PPLL 关电

当 PLL 不使用时，PLL_PWD=1，PLL 可以被关闭以便节省电源。




图 51 GTP_PPLL 关电时序

T_{PLL_PWD} 最小脉冲宽度 5ns，T_{LOCK} 最长锁定时间 120us。

6.4 反馈时钟选择

PPLL 的反馈时钟输入源可以分为 PPLL 内部反馈和 PPLL 外部反馈两种，其中反馈源支持

CLKOUT[0]~ CLKOUT[4], CLKOUTF。默认情况下，内部反馈时钟选择 CLKOUTF。




图 52 GTP_PPLL 外部反馈示意图

表 25 反馈时钟选择列表

INTERNAL_FB	EXTERNAL_FB	反馈模式
“CLKOUT0”	“DISABLE”	内部反馈模式，选择输出 divider0；
“CLKOUT1”	“DISABLE”	内部反馈模式，选择输出 divider1；
“CLKOUT2”	“DISABLE”	内部反馈模式，选择输出 divider2；
“CLKOUT3”	“DISABLE”	内部反馈模式，选择输出 divider3；
“CLKOUT4”	“DISABLE”	内部反馈模式，选择输出 divider4；
“CLKOUTF”	“DISABLE”	内部反馈模式，选择反馈 F divider；
“DISABLE”	“CLKOUT0”	外部反馈模式，选择输出 divider0；
“DISABLE”	“CLKOUT1”	外部反馈模式，选择输出 divider1；
“DISABLE”	“CLKOUT2”	外部反馈模式，选择输出 divider2；
“DISABLE”	“CLKOUT3”	外部反馈模式，选择输出 divider3；
“DISABLE”	“CLKOUT4”	外部反馈模式，选择输出 divider4；
“DISABLE”	“CLKOUTF”	外部反馈模式，选择反馈 F divider；

6.5 输出频率编程




图 53 GTP_PPLL 输出频率编程示意图

表 26 PPLL 输出频率编程参数说明

No.	参数	描述
1	FIN	输入时钟频率；
2	FPFD	PFD 输入参考频率；
3	FVCO	VCO 输出时钟频率；
4	FCLKOUTx	CLKOUTx 输出时钟频率，x 代表 0~4/PHY；
5	FCLKFBOUT	CLKFBOUT 输出时钟频率；
6	IDIV	输入分频器分频比；
7	MDIV	反馈分频器 M 分频比
8	ODIVx	输出分频器分频比，x 代表 0~4/PHY；

9	FDIV	反馈分频器 F 分频比；

若内部反馈或外部反馈选择的反馈分频器分频比为 FBDIV，图 35 中各时钟频率计算公式如下：

$$F_{PFD} = \frac{F_{IN}}{IDIV}$$

$$F_{VCO} = \frac{F_{IN} \times MDIV \times FBDIV}{IDIV}$$

$$F_{CLKOUTx} = \frac{F_{IN} \times MDIV \times FBDIV}{IDIV \times ODIVx}$$

$$F_{CLKFBOUT} = \frac{F_{IN} \times MDIV \times FBDIV}{IDIV \times FDIV}$$

其中 FBDIV 为反馈环路选择的分频器分频比，通过配置 INTERNAL_FB 或者 EXTERNAL_FB 选择 FDIV 或 ODIVx 中某个分频器，如当反馈时钟选择是 CLKOUTF，则 FBDIV 为 FDIV，当反馈时钟选择是 CLKOUT0，则 FBDIV 为 ODIV0。

6.6 环路带宽

PPLL 环路带宽可配置为低带宽（LOW）、中带宽（OPTIMIZED）和高带宽（HIGH）；

（1）若期望 PLL 输出时钟有较小 Jitter，则配置为低带宽；

（2）若期望 PLL 锁定时间短，则配置为高带宽，此时输出时钟 Jitter 变差；

（3）若兼顾 Jitter 和锁定时间，则配置为中带宽；

6.7 相位调整

相位调整包含相位粗调、相位细调两种方式，其中相位粗调和相位细调既可以通过静态配置也可以通过 APB 接口调整。

（1）相位调整方式：

- 相位粗调

  相对于输入的 VCO 时钟，输出时钟 CLKOUT0/1/2/3/4/PHY/F 相位粗调的最小 step 为 Tvco；调整范围为：[0~Ndiv-1]*Tvco，Ndiv 为分频器系数；

- 相位细调

  相对于输入的 VCO 时钟，输出时钟 CLKOUT0/1/2/3/4/PHY/F 相位细调的最小 step 为 Tvco/8；调整范围为：0~7/8Tvco；

（2）相位调整模式：

- 静态配置

  输出时钟 CLKOUT0/1/2/3/4/PHY/F 相位细调静态配置分别由 STATIC_PHASE0/1/2/3/4/PHY/F 控制；

  输出时钟 CLKOUT0/1/2/3/4/PHY/F 相位粗调静态配置分别由

STATIC_CPHASE0/1/2/3/4/PHY/F 控制；




图 54 GTP_PPLL 相位调整_静态配置

如上图 54 所示，QPSCLK<7:0>是 VCOCLK<7:0>经过 PI 模块后输出，QPSCLK<7:0>送到 ODIV0~4/PHY 和 FDIV 进行分频。CLKOUT0 由 QPSCLK<0>二分频产生，细调相位为 0，粗调相位为 0，以 CLKOUT0 为基准，各个输出时钟相位关系如下：

表 27 输出时钟相位关系

输出时钟	细调配置	粗调配置	相位关系
CLKOUT0	0	0	0
CLKOUT1	1*Tvco/8	0	22.5 °
CLKOUT2	2*Tvco/8	0	45 °
CLKOUT3	3*Tvco/8	0	67.5 °
CLKOUT4	4*Tvco/8	Tvco	270 °
CLKOUTPHY	5*Tvco/8	Tvco	292.5 °
CLKFBOUT	6*Tvco/8	Tvco	315 °

6.8 占空比可编程

输出 divider 支持可编程的 Duty Cycle 最小 step 为 50%/odiv，odiv 为 divider 分频系数。STATIC_DUTY0/1/2/3/4/PHY/F 决定了分频后 duty cycle，表达式如下，duty 为 duty cycle 配置值。

duty cycle = (50%/odiv)*duty

注：DUTY 的设置值受到 RATIO 值（分频）限制：

ratio>1，2=< duty <= 2*ratio-1；

ratio=1，duty 无效，不起作用，默认 50%输出。

6.9 扩频时钟输入

支持频谱扩展时钟输入，调制频率小于 PPLL 带宽；

6.10 时钟输出门控

GTP_PPLL 输入信号 CLKOUT0_SYN 用来使能和关闭 CLKOUT0 输出时钟，当用户不需要 CLKOUT0 时钟时，可以关闭该时钟以节省 Clock Tree 和 Fabric 功耗。

CLKOUT0_SYN 信号可选，当用户配置 CLKOUT0_SYN_EN 为“TRUE”时，该信号有效。

同样地，输入信号 CLKOUT1~4/PHY/F_SYN 分别与配置位 CLKOUT1~4/PHY/F_SYN_EN 配合，使能和关闭 CLKOUT1~4/PHY/F 时钟。

以输出时钟 CLKOUT0 为例，功能示意如图 55 下。




图 55 GTP_PPLL 输出时钟 GATE 时序图

6.11 LOCK 指示

PPLL 支持两种 LOCK 模式，由配置参数 LOCK_MODE 进行选择。

参数名	参数值	功能描述
LOCK_MODE	0	实时监测 PLL LOCK 的状态，一旦进入非正常状态则会拉低 LOCK.
	1	LOCK 不会实时监控（指示）PLL 工作状态；LOCK 一旦拉高则不会拉低，除非复位或 Power Down.

7. GTP_PPLL 应用模式

7.1 内部反馈模式

内部反馈模式主要针对某些应用场景下，对 PPLL 输出时钟具有高性能的要求，比如频率综合、低抖动时钟输出等。

内部反馈模式下，反馈时钟直接连接到 PPLL 的输入端，不经过任何其他的电路，这样就免除了其他电路引入的噪声，拥有更好的抖动性能。




图 56 PPLL 内部反馈模式示意图

7.2 源同步模式

采用外部反馈实现源同步模式，源同步模式主要针对 PPLL 输出时钟驱动内部寄存器时，需要保证输入时钟与数据保持一定的相位关系，如图 57 所示。PPLL 锁定时，b/e 两点相位是对齐的，源同步模式下，PPLL 输出时钟 clkout0 送给寄存器的路径与反馈时钟 clkout1 所经历的路径，必须对称平衡，且使用同一 regional buffer，也就是保证 c 点与 e 点时钟相位对齐，即 b 点与 c 点时钟相位对齐；同时，可以通过 PPLL 相位调整功能补偿数据管脚到寄存器数据端输入和时钟管脚到 PPLL 输入参考时钟之间的 skew(偏移)，即 d 点到 f 点和 a 点到 b 点的偏移，这样可以在 FGPA 内部 REG 处，可以实现数据与时钟之间相位边沿或中心对齐，具体是 0°还是 90°对齐，取决于用户的要求，具体的相移要求可以通过输出时钟的分频器的 phase shift 功能予以实现。

例如，输入管脚时钟上升沿处于数据的中央进入 FPGA，可以采用 PPLL 输出 phase shift 功能，移动 clkout0 的相位，在 FPGA 内部的寄存器，可以实现时钟上升沿对准数据的中央。此时，如果输入时钟 clkin_fpga 进入 PPLL 的参考输入与 data 进入 register 之间如没有任何 skew，比如走专用时钟路径，即 skew 很小，此时，PPLL 可以不用任何 phase shift 调整，自动实现上述的时钟上升沿与数据中央中心对齐。




图 57 PPLL 源同步模式示意图

7.3 零延迟模式

采用外部管脚反馈实现零延迟模式，主要针对只有一个输入参考时钟情况下，且 FPGA 驱动多个外部器件情形时，需要保证外部器件的输入时钟与 FPGA 输入管脚的时钟对齐，如图 58 所示。

零延迟模式下，输入时钟与反馈时钟需要使用相同的 IO 标准，以保证 a 点与 d 点时钟相位对齐，b 点与 e 点相位对齐。同时，板上反馈时钟 trace 与驱动外部器件的时钟 trace 相互匹配等长，则 d 点与 c 点时钟相位对齐，于是 a、c 点时钟对齐，实现零延迟缓冲的功能。

实际情况下，由于外部器件的负载寄生电容与 FPGA 输入管脚的寄生电容不一致，会导致 c 点与 d 点的信号上升沿或下降沿时间不一致，会导致延迟略有差异。因此这个 a/c 时钟 skew 的差异，客户需要在时序收敛时必须予以考虑，留有一定的余量。




图 58 PPLL 零延迟模式示意图

免责声明

版权声明

本文档版权归深圳市紫光同创电子有限公司所有，并保留一切权利。未经书面许可，任何公司和个人不得将此文档中的任何部分公开、转载或以其他方式披露、散发给第三方。否则，公司必将追究其法律责任。

免责声明

1、本文档仅提供阶段性信息，所含内容可根据产品的实际情况随时更新，恕不另行通知。如因本文档使用不当造成的直接或间接损失，本公司不承担任何法律责任。

2、本文档按现状提供，不负任何担保责任，包括对适销性、适用于特定用途或非侵权性的任何担保，和任何提案、规格或样品在他处提到的任何担保。本文档在此未以禁止反言或其他方式授予任何知识产权使用许可，不管是明示许可还是暗示许可。

3、公司保留任何时候在不事先声明的情况下对公司系列产品相关文档的修改权利。